CIRCUITOS LÓGICOS DE MULTINIVEL

REPÚBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA DEFENSA

UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA DE LA FUERZA ARMADA NACIONAL

UNEFA. SEDE GUANARE

     Prof.:                                                                               Bachilleres:

Ing. Víctor Duran                                                                    Martínez Michael

                                                                                               Rojas Ana

                                                                                               Rosales Angélica

                                                                                  V Semestre. Ing. De Sistemas

1.    SUMADORES

Es un circuito lógico que calcula la operación suma. En los computadores modernos se encuentra en lo que se denomina Unidad Aritmético Lógica (ALU). Generalmente realizan las operaciones aritméticas en código binario decimal o BCD exceso 3, por regla general los sumadores emplean el sistema binario. Las compuertas digitales hacen una variedad de tareas de procedimientos de información.

El bit más significativo de resultado se llama bit de arrastre (Acarreo). Un circuito combinacional que realiza la suma de dos bits se llama sumador medio. Aquel que realiza la suma de tres bits (dos bits significativos más el bit de arrastre) es un sumador completo.

·         Sumador medio: se encuentra que este circuito necesita dos entradas binarias y dos salidas binarias. Las variables de entrada designan los bits de los sumandos, las variables de salida producen la suma y el bit de arrastre. Es necesario especificar dos variables de salida porque el resultado puede consistir de dos dígitos binarios.

Una vez que se haya es establecido  el número y los nombres de las variables de entrada y salida se está listo para formular la tabla de verdad para identificar exactamente la función del sumador medio.

X	Y	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

El bit de arrastre es 0 a menos que ambas entradas sean 1. La salida S representa el bit menos significativo de la suma.

Las funciones de Boole simplificadas para las dos salidas pueden obtenerse directamente de una tabla de verdad. Las expresiones simplificadas en suma de productos son:

S: x`y + xy`

C: xy

El sumador medio puede ser configurado con una OR-exclusiva y una compuerta AND. Esta forma se usa mas tarde para demostrar que se necesitan dos sumadores medios para construir un circuito sumador completo.

·         Sumador completo: es un circuito combinacional que forma la suma aritmética de tres bits de entrada. Este consiste en tres entradas y dos salidas. Dos de las variables de entrada denotadas por x y y representan los dos bits significativos que se agregan. La tercera entrada z representa el bit de arrastre de la posición previa menos significativa.  Se necesitan dos salidas porque la suma aritmética de tres dígitos binarios varía en valor de 0 a 3 y los binarios 2 ó 3 necesitan dos dígitos. Las dos salidas se designan por los símbolos S para la suma y C para el bit de arrastre. La  variable binaria S da el valor de la suma del bit menos significativo. La variable binaria C da el bit de arrastre de salida.

X	Y	Z	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Cuando todos los bits de entrada sean ceros la salida es cero. La salida S es igual a 1 cuando solamente una entrada es igual a 1 ó cuando todas las tres entradas sean iguales a uno. La salida C tiene un bit de arrastre de 1 si dos de las tres entradas son iguales a 1.

Un sumador completo puede configurarse con dos sumadores medios y una compuerta OR. La salida S del segundo sumador medio es la aplicación de una OR exclusiva de z y la salida del primer sumador medio dando:

2.    SUSTRACTORES

La sustracción de dos números binarios puede lograrse tomando el complemento del sustraendo para agregarlo al minuendo. Mediante este método, la operación de sustracción se convierte en operación de suma que necesitas sumadores completos para su ejecución en una máquina.

De la misma manera que hay sumadores medios y completos. Hay sustractores medios y completos.

·         Sustractor medio: un sustractor medio es un circuito combinacional que resta dos bits y produce su diferencia. Este también tiene una salida que específica si se ha prestado un 1. Se designa el bit del minuendo con x y el bit del sustraendo con y.

Para realizar x-y se debe constatar las magnitudes relativas de x y y. Si x ≥ y, tendremos tres posibilidades: 0-0=0; 1-0=1 y 1-1=0. El resultado se llama bits de diferencia. Si x<y se tiene 0-1, y se hace necesario restar un 1 del siguiente estado mayor. Una salida genera la diferencia y se designa mediante el símbolo D. La segunda salida designada como B, genera la señal binaria que informa al siguiente estado que se ha prestado un uno.

X	Y	B	D
0	0	0	0
0	1	1	1
1	0	0	1
1	1	0	0

La salida prestada B es 0 siempre y cuando x ≥ y. Será 1 para x=0 y y=1.

      

·         Sustractor completo: es un circuito combinacional que realiza una resta entre dos bits, tomando en consideración que se ha prestado un 1 de un estado menos significativo. Este circuito tiene tres entradas y dos salidas. Las tres entradas x, y y z denotan el minuendo, el sustraendo y el bit de arrastre o bit prestado respectivamente. Las dos salidas B y D, representan la diferencia y la salida del bit prestador respectivamente. La tabla de verdad para este circuito es la siguiente:

X	Y	Z	B	D
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

  

3.    PROCESO DE ANÁLISIS

Es un proceso que exige disponer de un arsenal de métodos y herramientas.

El diseño de los circuitos combinacionales comienza con las especificaciones enunciadas de una función requerida y culmina con un conjunto de funciones de Boole de salida o un diagrama lógico. El análisis de un circuito combinacional es de cierta manera el proceso inverso. Este comienza con un diagrama lógico dado y culmina con un conjunto de funciones de Boole, una tabla de verdad o una explicación verbal de la operación del circuito. Si el diagrama lógico que se va a analizar se acompaña del nombre de la función, o una explicación de lo que se asume que logre, entonces el análisis del problema se reduce a la verificación de la función enunciada.

El primer paso en el análisis es asegurarse que el circuito dado sea combinacional y no secuencial. El diagrama de un circuito combinacional tiene compuertas lógicas sin caminos de realimentación o elementos de memoria. Un camino de realimentación es una conexión de la salida de una compuerta a la entrada de una segunda compuerta que forma parte de la entrada de la primera compuerta.

Una vez que se verifique el diagrama lógico como circuito combinacional, se puede proceder a obtener las funciones de salida y la tabla de verdad. Si el circuito se acompaña de una explicación verbal de esta función, entonces las funciones de Boole o la tabla de verdad son suficientes para la verificación.

Para obtener las funciones de Boole de salida de un diagrama lógico, se procede de la siguiente manera:

1.    Se señala con símbolos arbitrarios todas las salidas de las compuertas que son función de las variables de entrada. Se obtiene las funciones de Boole para cada compuerta.

2.    Se nuevos símbolos arbitrarios para aquellas compuertas que son una función de las variables de entrada y las compuertas marcadas anteriormente. Se encuentra las funciones de Boole para ellas.

3.    Es necesario repetirse el proceso del paso 2 hasta que se obtengan las salidas del circuito.

4.    Se obtiene las funciones de Boole de salida en términos de las variable  de entrada solamente, por sustitución repetida de las funciones definidas anteriormente.

Para obtener la tabla de verdad directamente del diagrama lógico sin pasar por las derivaciones de las funciones de Boole, se procede de la siguiente manera:

1.    Se determina el número de variables de entrada del circuito. Para N entradas, formando las 2ⁿ posibles combinaciones de entrada de unos y ceros listando los números binarios desde 0 hasta 2ⁿ – 1.

2.    Se marcan las salidas de las compuertas seleccionadas con símbolos arbitrarios.

3.    Se realiza la tabla de verdad para las salidas de aquellas compuertas que son una función de las variables de entrada solamente.

4.    Una vez obtenida la tabla de verdad se tienen las salidas de aquellas compuertas que son una función de los valores definidos previamente hasta que se determinen las columnas para todas las salidas.

4.    CONVERSIÓN ENTRE CÓDIGOS

Es un circuito que hace compatibles dos sistemas a pesar de que ambos  tengan diferentes códigos binarios. Para convertir el código binario A al código binario B, las líneas de entrada deben dar una combinación de bits de los elementos, tal como se especifica por el código A y las líneas de salida deben generar la correspondiente combinación de bits del código B. Un circuito combinacional realiza esta trasformación por medio de compuertas lógicas. El procedimiento de diseño de los conversores de código se ilustra mediante un ejemplo específico de conversión de BDC a código de exceso 3.

Como cada código usa cuatro bits para representar un dígito decimal, debe haber cuatro variables de entrada y cuatro variables de salida. Es conveniente designar las cuatro variables binarias de entrada mediante los símbolos A, B, C y D y las cuatro variables de salida con x, y y z.

Entrada BCD				Salida Código de Exceso 3
A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

Las combinaciones de bits para las entradas v sus correspondientes salidas se obtienen directamente de la tabla. Se nota que cuatro variables binarias pueden tener 16 combinaciones de bits de las cuales se listan 10 en la tabla de verdad. Las seis combinaciones de bits no listadas para las variables entrada son las combinaciones de no importa. Como ellas nunca ocurren, se tiene la libertad de asignar un 1 ó un 0, a las variables de salida, de acuerdo a la que dé un circuito más simple.

Se puede obtener un diagrama lógico de dos niveles directamente de las expresiones de Boole derivadas de los mapas. Hay otras posibilidades para el diagrama lógico que ejecuta este circuito.

Fig. Mapas para el conversor de código BDC a código de exceso 3

Las expresiones obtenidas en la Fig. pueden manipularse algebraicamente con el propósito de usar compuertas comunes pará dos o más salidas. Esta manipulación mostrada a continuación, ilustra la flexibilidad obtenida con los sistemas de múltiples salidas cuando se ejecutan con tres o más niveles de compuertas.

Z = D'

Y = CD + C'D' = CD + (C + D)'

X = B'C + B'D + BC'D' = B'(C + D) + BC'D'

                           = B'(C + D) + B(C + D),

W = A + BC + BD = A + B(C + D)

El diagrama lógico que configura la expresión anterior seria la siguiente: 

 En este se observa que la compuerta OR cuya salida es C + D se ha usado para configurar parcialmente cada una de las tres salidas. No teniendo en cuenta los inversores de entradas, la ejecución en suma de productos requiere siete compuertas AND y tres compuertas OR. La configuración del ejemplo dado requiere cuatro compuertas AND, cuatro compuertas OR y un inversor. Si están disponibles solamente las entradas normales, la primera ejecución requerirá inversores para las variables B, C y D. Mientras que la segunda ejecución requiere inversores para las variables B y D.

5.    CIRCUITOS NAND DE MULTINIVEL

Los circuitos combinacionales se construyen más frecuentemente con compuertas NAND y NOR en vez de compuertas AND y OR. Las compuertas NAND y NOR son más comunes desde el punto de vista del material ya que se obtienen en la forma de circuitos integrados. Debido a la importancia de las compuertas NAND y NOR en el diseño de circuitos combinacionales, es importante poder reconocerla relación que existe entre los circuitos construidos con compuertas AND-OR y sus diagramas NAND o NOR equivalentes.

La compuerta NAND se conoce como la compuerta universal ya que cualquier sistema digital se puede configurar con ella. Los circuitos combinacionales y secuenciales pueden construirse también con esta compuerta ya que el circuito flip-flop puede construirse a partir de dos compuertas NAND conectadas.

Para demostrar que cualquier función de Boole puede configurarse con compuertas NAND, se necesita no solamente mostrar que las operaciones lógicas AND, OR y NOT pueden ser configuradas con compuertas NAND. La operación NOT se obtiene de una compuerta NAND de una sola entrada, lo cual constituye otro símbolo para el inversor. La operación AND requiere dos compuertas NAND. La primera produce la AND invertida y la segunda actúa como un inversor para producir la salida normal. La operación OR se logra mediante una compuerta NAND con inversores adicionales en cada entrada.

 En la figura se muestra la configuracion NOT, AND y OR por medio de compuertas NAND. Una manera conveniente de configurar un circuito combinacional con compuertas NAND es obtener las funciones de Boole simplificadas en términos de AND, OR y NOT y convertir las funciones a lógica NAND.

La conversión de expresiones algebraicas de operaciones AND, OR, NOR a operaciones NAND son comúnmente muy complicadas ya que envuelve un gran número de aplicaciones del teorema de De Morgan. La dificultad se elude mediante el uso de manipulaciones de circuitos y reglas sencillas las cuales se especifican a continuación:

·         Configuración de las funciones de Boole

ü  Método del diagrama de bloque: La configuración de funciones de Boole con compuertas NAND pueden obtenerse por medio de una técnica de manipulación del diagrama de bloque.

Este método requiere que se dibujen otros dos diagramas lógicos antes de obtener el diagrama lógico NAND. Sin embargo el procedimiento se realiza en 3 pasos:

1.    A partir de una expresión algebraica, se crea el diagrama lógico con compuertas AND, OR y NOT. Asúmase que se tienen disponibles las entradas normales y sus compuertas.

2.    Se crea un segundo diagrama lógico con la lógica NAND equivalente, se sustituye para cada compuerta AND, OR y NOT.

3.    Se quita cualquier par de inversores en cascada del diagrama ya que la doble inversión no produce una función lógica. Es importante evitar los inversores conectados a entradas externas simples y compleméntese la variable de entrada correspondiente. El nuevo diagrama lógico obtenido es la configuración con compuertas NAND requerido.

Ejemplo: F = A(B + CD) + BC'

1.    Para cada compuerta AND, se sustituye una compuerta NAND seguida de un inverso.

2.    Para cada compuerta OR se sustituyen inversores de salida seguidos de una compuerta NAND.

3.    Esta sustitución se desprende directamente de las equivalencias lógicas.

Este ejemplo demuestra que el número de compuertas NAND necesarias para ejecutar la función de Boole es igual al número de compuertas AND-OR si se cuenta con las entradas normales y su complemento. Si se cuenta solamente con las entradas normales, se deben usar inversores para generar las entradas complementadas necesarias.

ü  Procedimiento de análisis: El proceso inverso es el análisis del problema que comienza con un diagrama lógico NAND dado y que culmina con una expresión de Boole o una tabla de verdad. El análisis de los diagramas lógicos NAND sigue el mismo procedimiento presentado anteriormente para el análisis de los circuitos combinacionales. La única diferencia es que la lógica NAND requiere una aplicación repetida del teorema de De Morgan. Se demostrará la deducción de la función de Boole a partir de un diagrama lógico. Luego se demostrará la deducción de la tabla de verdad directamente del diagrama lógico NAND. Finalmente, se presentará un método para convertir un diagrama lógico NAND a un diagrama lógico AND-OR por medio de la manipulación de un diagrama de bloque.

ü  Deducción de la función de Boole a partir de la manipulación algebraica: Primero, todas las salidas de las compuertas se marcan con símbolos aritméticos. Segundo se derivan de las funciones de Boole para las salidas de las compuertas que reciben solamente entradas externas:

T₁ = (CD)' = C' + D'

T₂ = (BC')' = B' + C

La segunda forma se desprende directamente del teorema de De Morgan y puede a veces ser más conveniente de usar. Tercero, las funciones de  Boole de compuertas que tienen entradas de funciones anteriormente derivadas se determinan en orden consecutivo hasta que la salida se exprese en términos de variables de entradas:

                       T₃ = (B' T₁)' = (B'C' + B'D')

                           = (B + C) (B + D) = B + CD

                       T₄ = (AT₃)' = [A(B + CD)] '

                                   F  = (T₂T₄) ' = {(BC')' [A(B +  CD)]'}'

                                       = BC' + A(B +  CD)

ü  Deducción de la tabla de verdad: primero se listan las cuatro variables de entrada conjuntamente con las 16 combinaciones de unos y ceros. Segundo se marcan las salidas de todas las compuertas con símbolos aritméticos. Tercero se obtienen las tablas de verdad para las salidas de aquellas compuertas que son función de las variables de entrada solamente. Estas son T₁ y T_1.T₂ = (CD)',  entonces se marcan ceros en aquellas filas donde ambas C y D sean iguales a 1 y se llena el resto de las filas de T₁, con unos. También T₂ = (BC)' de tal manera que se marcan ceros en aquellas columnas donde B = 1 y C = 0 y se llena el resto de las filas de T₂ con unos. Seguidamente se procede a obtener la tabla de verdad para las salidas de aquellas compuertas que son función de las salidas definidas previamente hasta que se determine la columna para la salida F. Es posible ahora obtener una expresión algebraica a partir de la tabla de verdad derivada.

ü  Trasformación del diagrama de bloque: Es conveniente algunas veces convertir un diagrama lógico NAND a equivalente diagrama lógico AND-OR para facilitar el procedimiento de su análisis. Al hacer esto, la función de Boole puede derivarse mediante muy fácilmente el uso del teorema de De Morgan. La conversión de diagramas lógicos se logra a través del proceso inverso al usado para la ejecución de los mismos.

La conversión de un diagrama lógico NAND a un diagrama AND-OR se logra a través de un cambio de símbolos de un AND invertido a OR invertido en niveles de compuertas alternas. El primer nivel que debe cambiarse a un símbolo OR invertido debe ser el último nivel. Estos cambios producen pares de círculos en la misma línea, los cuales pueden eliminarse ya que representan doble complementación. Una compuerta AND u OR de una sola entrada también quitarse ya que no hace ninguna función lógica. Una AND u OR de una sola entrada con un círculo en la entrada o salida se cambia a un circuito inversor.

6.    CIRCUITOS NOR DE MULTINIVEL

La función NOR es el dual de la función NAND. Por esta razón todos los procedimientos y reglas para la lógica NOR forma" el dual de los correspondientes procedimientos y reglas desarrolladas para la lógica NAND.

La compuerta NOR es universal ya que se puede ejecutar cualquier función de Boole con ella incluyendo el circuito flip-flof. La conversión de AND, OR y NOT a NOR es la siguiente:

Fig.: Configuracion de NOT, OR y AND por medio de compuertas NOR

La operación NOT se obtiene de una compuerta NOR de una sola entrada lo que constituye otro símbolo para el inversor. La operación OR requiere dos compuertas NOR. La primera produce la OR invertida, y la segunda actúa como un inversor para obtener la salida normal. La operación AND se logra por medio de la compuerta NOR con inversores adicionales en cada entrada.

·         Configuración de las funciones de Boole

ü  Método del diagrama de bloque: El procedimiento del diagrama de bloque para configurar funciones de Boole con compuertas NOR es similar al proceso de las compuertas NAND:

1.    Se dibuja el diagramar lógico AND-OR a partir de una expresión algebraica. Asúmase que se cuenta con las entradas normales y su complemento.

2.    Se crea un segundo diagrama lógico con lógica NOR equivalente.

3.    Por último se elimina los pares de inversores en cascada del diagrama. Se quitan los inversores conectados a entradas externas sencillas y compleméntese la variable de entrada correspondiente.

ü  Procedimiento de análisis: El análisis de los diagramas lógicos NOR sigue los mismos procedimientos para el análisis para de los circuitos combinacionales. Para deducir una función de Boole de un diagrama lógico se marcan las salidas de varias compuertas con símbolos arbitrarios. Mediante varias sustituciones se obtiene la variable de salida como función de las variables de entrada. Para obtener la tabla de verdad de un diagrama lógico sin primero deducir la función de Boole, se forma una tabla haciendo una lista de las n variables con 2 filas de unos y ceros. La tabla de verdad de las salidas de las diferentes compuertas NOR se deducen en cadena hasta obtener la tabla de verdad de salida. La función de salida de una compuerta NOR típica es de la forma T = (A + B' + C)', de tal manera que la tabla de verdad para T se marca con un 0 para aquellas combinaciones en que A = 1 ó B = 0 ó C = .El resto de las filas se llena con unos.

ü  Trasformación del diagrama de bloque: Para convertir un diagrama lógico NOR a su equivalente diagrama lógico AND-OR, se usan los símbolos para las compuertas NOR que se muestran:

La conversión de un diagrama lógico NOR a un diagrama AND-OR se logra por medio de un cambio en los símbolos de OR invertida a AND invertida comenzando en el último nivel y en niveles alternos. Los pares de círculos pequeños en  una misma línea se eliminan. Se quitan las compuertas AND u OR de una sola entrada a no ser que tengan un pequeño círculo a la salida o a la entrada, en cuyo caso se convierten en un inversor.

  

7.    LAS FUNCIONES OR EXCLUSIVA Y DE EQUIVALENCIA

La OR exclusiva y de equivalencia denotadas por

respectivamente, son operaciones binarias que realizan las siguientes funciones de Boole:

Fig.: Conversión de un diagrama lógico NOR a AND-OR

Las dos operaciones son complementos entre sí. Cada una de ellas es asociativa y conmutativa. Debido a las dos anteriores propiedades, una función de tres o más variables, puede expresarse sin paréntesis de la siguiente manera:

Esto implicaría la posibilidad de usar compuertas OR-exclusiva (o de equivalencia) con tres o más entradas. Sin embargo las compuertas OR-exclusiva de entrada múltiple son antieconómicas desde el punto de vista de los materiales. De hecho, aun la función de dos entradas se construye con otro tipo de compuertas. Solamente un número limitado de funciones de Boole se pueden expresar Exclusivamente en términos de operaciones OR-exclusivas o de equivalencia. Las dos funciones son particularmente útiles en operaciones aritméticas y en corrección de detección de errores.

Una expresión en OR-exclusiva de n variables es igual a una función de Boole con 2ⁿ/2 términos mínimos cuyos números binarios equivalentes tengan un número impar de unos. Hay 16 términos mínimos para cuatro variables. La mitad de los términos mínimos tienen un valor numérico con un número impar de unos; la otra mitad tiene un valor numérico con un número par de unos. El valor numérico de un término mínimo se determina a partir de las filas y columnas de los cuadrados que representan el término mínimo. La función puede expresarse en términos de operación OR-exclusiva con las cuatro variables. Lo anterior se justifica por medio de la siguiente manipulación algebraica:

 

 Un bit de paridad es un bit extra incluido con un mensaje binario para hacer el número de unos par o impar. El mensaje, incluyendo el bit de paridad, se trasmite y luego se comprueba en el extremo de recepción los errores. Un error se detecta si la paridad comprobada no corresponde a la trasmitida. El circuito que genera el bit de paridad en un transmisor se llama generador de paridad; el circuito que comprueba la paridad en el receptor se llama comprobador de paridad.